#** /home/hidetomo/RCNP/FPGA/Manuals/Maintrig/maintrig_users_txt_v0_1_3 # # ver 1.0 1?-Jun-1997 by Hidetomo Yoshida # ver 0.1.3 14-May-1998 by Hidetomo Yoshida # ver 0.1.4 19-Dec-1998 by Hidetomo Yoshida # ver 0.1.5 18-Apr-1999 by Hidetomo P. Yoshida # ver 2.0.0 by Hidetomo P. Yoshida ０） 序 RCNP WNコースの Trigger 回路の使い方ついて説明します。 これは、moduleとしての使い方に絞っているので、回路の内容には触れて いません。回路の内容については、別のマニュアル（今後執筆予定）を参 照して下さい。 （加筆中） 以下の内容 I） 概略 II） 回路設定 III） 回路確認 IV) 変更できるTrigger条件について V) I/O Map VI) 出力の変更 ... II） 回路設定 II-1) Main Trigger 回路の初期設定 1. FPGA Trigger 回路イニシャライズファイルの設定。 まず、VME06 にログインします。 イニシャライズ用のファイルは /h0/rcmds のディレクトリにおくので、 そのディレクトリに移動します。 このディレクトリに triginit と inittrig_slct というファイルを置 いておく必要があります。 すでにいくつかのトリガイニシャライズファイルは、用意されており、 そのファイルは /h0/rcmds/trig に置いてあります。 存在する場合、そのファイルを triginit と inittrig_slct という名 前で /h0/rcmds にコピーします。 例えば、GR+LAS の設定の場合には、（ /h0/rcmds にいたとして） GR6> del triginit GR6> copy trig/triginit_gl triginit GR6> del init trig_slct GR6> copy trig/inittrig_slct_gl inittrig_slct 存在しない場合は、編集して作る必要があります。 GR6> emacs triginit 現在、存在しない場合は、FPGAのダウンロードファイル自体を製作しな くては行けない可能性があります。 2. すでに存在するイニシャライズファイル a) GR Single （略称：grs） (p,p'), (3He,t), (α,α') GR の FP のイベント Sampling ： Veto 前 trigger 条件：５枚から選択 b) GR + another event(J11) （略称：graj、旧 grj） c) GR + another event(fera)（略称：graf、旧 grcf） a) GR Single （略称：grs） a) GR Single （略称：grs） ○triginit (combination) | triginit | inittrig_slct ------------------------+-----------------+------------------- GR Single | triginit_grs | inittrig_slct_grs GR + another event(fera)| triginit_grc | inittrig_slct_grc GR + FPP | triginit_grfpp | inittrig_slct_grfpp GR + FPP + LAS | triginit_gfl | inittrig_slct_gfl GR + LAS | triginit_gl | inittrig_slct_gl GR + LAS + FERA | triginit_glc | inittrig_slct_glc GR + LAS(2nd level) | triginit_gl2 | inittrig_slct_gl2 II-2) BLP Trigger 回路の初期設定 Beam Line Polarimeter を使用する時は、以下の設定を行なって下さい。 1. FPGA Trigger 回路イニシャライズファイルの設定。 まず、VME02 にログインします。 イニシャライズ用のファイルは /h0/rcmds のディレクトリにあるので、 そのディレクトリに移動します。 このディレクトリに blpinit というファイルを置いておく必要があり ます。 いまのところ、II-2-2) に記す2つのトリガイニシャライズファイルが、 /h0/rcmds のディレクトリに用意されています。 実験に合わせて、そのファイルを blpinit という名前で /h0/rcmds に コピーします。 例えば、標準の場合には、 GR2> del blpinit GR2> copy blpinit_std blpinit 2. すでに存在するイニシャライズファイル Standard : 標準。通常のp-p散乱での coincedence による測定する時。 Scaler : coincedenceをとらず、単なるScalerとして用いる時。 ○blpinit (type) | blpinit -------------+------------- Standard | blpinit_std Scaler | blpinit_scl III） 回路確認 回路チェックを行なう上では、データ収集システムが動いていないと正しい 動作か判断できません。データ収集システムを別のマニュアルをみて、デー タ収集系を立ちあげて下さい。 （参照 /home/tamii/daq/manual/manual.txt.v0.8.7 : 17-Jun-97 現在） III-1) トリガ回路のイニシャライズ トリガ回路を VME06 でイニシャライズします。 GR6> triginit もし、BLPを使っていれば以下も VME02 で行なって下さい。 GR2> blpinit III-2) 正しくダウンロードできない時 open でエラーが出る場合 a) ダウンロードするファイルのオープンに失敗しています。triginit の中身を見てダウンロードすべきファイル名を確認し、ファイルが存在 することを確認してください。 CAMAC ファンクションの発行ですぐにエラーが出る場合。 b) まず、シングルカマックファンクションをテストしてください。 c) FPGA のモジュールが CAMAC クレートに正しいステーションにささっ ていることを確認してください。詳細は triginit の中身を見てください。 d) クレート番号があっていることを確認してください。FPGA の入るメ インクレートのクレート番号は通常０です。詳細は、triginit の中身を 見てください。クレート番号は 3922 のフロントパネルで設定します。 ダウンロード中に途中で（確率的に）エラーが発生する。 e) カマックファンクションの通りが不安定です。何度か実行してみてう まくいかない場合には、k2917 から 3922 への接続を変更する必要があ ります。多くの（〜４台以上）クレートを繋いでいる場合や、ケーブル が長い場合にはこの症状が出ることがあります。実験の制約から考えて どの 3922 をどの VME に接続するか、解を見つけて下さい。 （加筆中） IV) 変更できるTrigger条件について IV-1) Main Trigger 1. 変更できるもの (A)GR single sampling :nfa 14 16 1 K (B)LAS single sampling :nfa 14 16 2 M (C)2nd level sampling :nfa 15 16 1 N (D)coincidence delay :nfa 14 17 0 I (E)coincidence gate :nfa 14 17 1 J (F)trigger definition :nfa 14 17 3 bUTSR （注）coincidence gate and delay GR FP : -----+ +------------------------ |_| COIN gate : ---------------+ +------- : |____________| : : : :<-delay->:<---gate--->: 2. ファイルによって変更できるものは、異なる。 (mode) | -----------------+----------------- GR-S | A GR-J | A,D,E(,B *) GR-F | A,D,E(,B *) GR-C-FPP | A,C,D,E,F(,B *) GRFPP | A,C,F GRF-L | A,B,C,E GR-L | A,B,E(,C) GR-L-J | A,B,E GR-L-F | A,B,E 3. 変更（CAMAC Fanction） (A)GR single sampling GR6> nfa 14 16 1 K （読みだし : GR6> nfa 14 0 1 ） K : GR-Single Event Sampling 1/K (K < 2^16) 全取り込み : K = 1 1/K 間引き : K 全捨て : K = 0 (B)LAS single sampling GR6> nfa 14 16 2 M （読みだし : GR6> nfa 14 0 2 ） M : LAS-Single Event Sampling 1/M (M < 2^16) 全取り込み : M = 1 1/M 間引き : M 全捨て : M = 0 (*注)GR-J,GR-F,GR-C-FPP については、GRではない方のイベント（Aと する）についてのSampling。ただし、これはテスト専用。M = 0 のとき、 通常のcoincedence mode（全捨てではない！）。M > 0 の時は、 A-Single Event として取り込む。（GRの信号は無視する。） (C)2nd level sampling GR6> nfa 15 16 1 N （読みだし : GR6> nfa 15 0 1 ） N : 2nd level Event Sampling 1/N (N < 2^16) 全取り込み : N = 1 1/N 間引き : N 全2nd level : N = 0 (D)coincidence delay (I < 2^6 or 2^8) GR6> nfa 14 17 0 I （読みだし GR6> nfa 14 1 0 ） これで、GR FP signal に対して約 25 x (I + 2) ns delay して、coincidence gate が立ちます。（当然、I < 0 にはできない。） たとえば、 GR6> nfa 14 17 0 6 なら、約200ns delayです。 ただし、I=0のときだけは、GR FP signal に対して立ち下がりの揺 れはないが、I > 0 では、25 ns の幅で立ち下がりがジッターする。 (E)coincidence gate (J < 2^6 or 2^8) GR6> nfa 14 17 1 J （読みだし GR6> nfa 14 1 1 ） これで、（確実にCoinの取れるgateは）約 25 x (J + 2) ns の幅で開きます。 たとえば、 GR6> nfa 14 17 1 38 なら、gate 幅は、約1.0 micro sec です。 立ち上がりは25 ns の幅でジッターするので、立ち上がり付近では COINしたり、しなかったりするtimingのものがある。 (F)trigger definition GR6> nfa 14 17 3 bUTSR （読みだし GR6> nfa 14 1 3 ） （bRSTUのbはバイトオーダーのb） 現在、GRFPP用（とLASFPP用）にしかついていないので、ここでは、 それのみについて説明する。 GRのトリガーシグナルとして次の５つの（シンチの）信号を受けている。 VDC後１枚目 :GR-0 VDC後２枚目( or ジョーカーシンチ） :GR-1 R 1bit目 カーボンブロック前 :GR-2 S 2bit目 Hodoscope-X :GR-3 T 3bit目 Hodoscope-Y :GR-4 U 4bit目 GR-0は常に条件として入っており、このシグナルのタイミングでトリガー が出る。 FPP標準では、GR-0、GR-2、GR-3、GR-4 のANDがトリガー条件。 このときは、nfa 14 17 3 b0001 つまり、トリガー条件として、GR-Xを条件から外す時は、Xビット目を立 てる。 その他の例をあげると、0polでは、GR-0、GR-2、GR-3のANDがトリガー条件。 このときは、nfa 14 17 3 b1001 ジョーカーシンチを含む時は、5つ全ての信号ののANDがトリガー条件。 このときは、nfa 14 17 3 b0000 となる。 IV-2) BLP Trigger 1. 変更できるもの J11 Trigger sampling 2. 変更（CAMAC Fanction） J11 Trigger sampling GR2> nfa 7 16 1 K （読みだし : GR6> nfa 7 0 1 ） K : J11 Trigger Sampling 1/K (K < 2^16) 全取り込み : K = 1 1/K 間引き : K 全捨て : K = 0 V) I/O Map VI) 出力の変更