www-server:/usr/www/docs/Divisions/np1/tamidaq/info/p2p_fpp.txt.v1.0 (p,2p)-FPP Front End 仕様案 ver 1.0 11-JUN-1995 by A.Tamii １）イベントID Event ID (Input Register)として以下のものを使用します。 （ビットは１から始まるものとする） Bit 2 ... Spin Down Bit 3 ... Spin Up Bit 4 ... Cave Hata In の反転 Bit 5 ... WN Hata In の反転 Bit 6 ... GR F.P. Trigger Bit 7 ... Polarimeter Bit 8 ... LAS F.P. Trigger Bit 9 ... Coincidence (GR&LAS) Bit 11 ... 2nd Level Event Bit 12 ... FPP Event Bit 13 ... 2nd Level Accept Bit 14 ... 2nd Level Reject Bit 15 ... Bad Event (MWPCの１つ以上の面が鳴らなかった時) Bit 16 ... Block End Event ・2nd Level Event は 2nd Level 回路の判断をもとに発生させたイベントを あらわす。言い替えれば、2nd Level 間引きイベントのときに０になると 考えても良い。 ・2nd Level Accept, Reject, Bad Event の３Bitは 2nd Level 間引きの時 にも入力されていることが推奨されるが、実際の利用は回路製作者に任さ れる。 ２）モジュールの使用案 以下にモジュールの使用案を提出する。ステーションのアサインについては 回路W.G.に裁量を仰ぐ。 全体に関するもの ・Crate controler ・J11 ・Output Register ... J11 制御に使用。 ・Input Register ... １）を参照のこと。Interrupt Register が望ましい。 ・scaler ... 別クレートで６台使用。詳細は回路W.G.で決定。 GR および FPP に関するもの ・FERA(ADC) ... #1 Virtual Station Number=1 ch.0-3 GR F.P. Sintillator ch.4-5 FPP Sintillator ch.6-15 FPP Hodoscope Y #2 Virtual Station Number=2 ch.0-15 FPP Hodoscope X ・FERET(TDC) ... #1 Virtual Station Number=1 ch.0-3 GR F.P. Sintillator ch.4-5 FPP Sintillator ch.6-15 FPP Hodoscope Y #2 Virtual Station Number=2 ch.0-15 FPP Hodoscope X ・ADC ... #1 Not Used ・TDC ... #1 ch.0-3 F.P. Sintillator ch.4 GR RF ・4299 ... #1 F.P. VDC (Optional Pattern=1) 4298 #1 (Optional=0) 4298 #2 (Optional=1) #2 FPP MWPC PCOS #1 (PCOS Number=1) X1 LogAddr 0x000- X2 LogAddr 0x020- PCOS #2 (PCOS Number=2) U3 LogAddr 0x0c0-0cf PCOS #3 (PCOS Number=3) V3 LogAddr 0x140-14f PCOS #4 (PCOS Number=4) U4 LogAddr 0x0e0-0f5 PCOS #5 (PCOS Number=5) V4 LogAddr 0x160-175 LAS に関するもの ・ADC ... #2 ch.0-11 Sintillator ・TDC ... #2 ch.0-11 Sintillator ch.12 LAS-RF ・4299 ... #3 LAS VDC (Optional Pattern=1) 4298 #3 (Optional=2) 4298 #4 (Optional=3) Polarimeter に関するもの ・ADC ... #3 ch.0-7 Cave Sintillator #4 ch.0-7 WN Sintillator ・TDC ... #3 ch.0-7 Cave Sintillator ch.8-15 WN Sintillator ３）データ取得のアルゴリズム 以下にイベント取得の流れを示す。 １）（必要な場合）Input Register 読み込みウェイト ２）Input Registerの読み込み ３）GR Event (Bit6) が １の時、 -> FERA #1,#2 -> FERET #1,#2 -> 4299 #2(PCOS) -> TDC #1 ch.0-5 -> 4299 #1(VDC) ３）LAS Event (Bit8) が １の時、 -> ADC #2 ch.0-11 -> TDC #2 ch.0-12 -> 4299 #3(VDC) ４）Polarimeter (Bit7) が１の時、 ~CaveHataIn (Bit4)が０の時、 -> ADC #3 ch.0-7 -> TDC #3 ch.0-7 ~WnHataIn (Bit5)が０の時、 -> ADC #4 ch.0-7 -> TDC #3 ch.8-15 ５）必要なモジュールのクリア 注）上記の通り、フロントエンドのプログラムは、FPP Event(Bit12), 2nd Level Event(Bit11), Coincidence Event(Bit9)などのビットを 見ない。 スケーラデータの取得 １）ブロックエンド時に、VMEから（カマッククレート#1上の）スケーラデータ を取得する。 ２）スケーラデータはブロックエンドイベント（Bit16=1）内に、リージョン 構造に遵守して挿入される。リージョンIDは６。 ３）スケーラは毎ブロックごとにクリアされる。 RDTM を用いる場合。 １）J11のデータとRDTMのデータは別々にReflective Memory 上を転送される。 ２）SUN 上のイベントビルダが上記のイベントと同じフォーマットにイベント をビルドする。従ってアナライザーはRDTMの使用を関知する必要はない。