LeCroy 2366 Universal Logic Module を用いた Trigger 回路
I/O pin assignment	24th July 2001 H.P.Yoshida

Standerd(based on p2p mode)

Rear GR D Output
     For DAQ
     D1	 Trigger for GR FERA
     D2	 Fast Clear for GR FERA 
     D3	 MPI for GR FERA
     D4	 Trigger for GR FCET
     D5	 Trigger for GR 3377
     D6	 Fast Clear for GR 3377 
     D7	 Read Enable for GR 3377 
     D8	 MPI for GR 3377
     D9	 Trigger for PCOS  
     D10 Fast Clear for PCOS 
     D11 MPI for RDTM        
     D12 Trigger for RDTM    
     D13 Busy of GR FERA 
     D14 Busy of GR 3377 
     D15 Busy of GR RDTM     
     D16 GR Busy OR

Check の際、D13-D16 の Busy シグナルを見てください。
13 msec かかっているようだと正しく動いていません。