• 履歴一覧
• 差分 を表示
• 現在との差分 を表示
• ソース を表示
• WG1/TF2 へ行く。
  • 1 (2025-04-24 (木) 13:40:09)
  • 2 (2025-04-24 (木) 14:51:32)
  • 3 (2025-04-28 (月) 10:15:13)

---

WG1 / TF2 / YAENAMI・RAYRAWの実装と評価†

メンバー†

Technical contributors†

• 本多良太郎 (代表, KEK IPNS)
• 宮原正也 (KEK IPNS)
• 三輪浩司 (東北大)
• 坂尾珠尾 (東北大)
• 倉田綸太郎 (東北大)
• 早川修平 (東北大)
• 木河達也 (京都大)
• 有元隼太 (京都大)
• 池野正弘 (阪大RCNP)

Associate members†

• 小林信之 (阪大RCNP)
• 金田雅司 (東北大)
• Sun Young Ryu (阪大RCNP)
• 大田晋輔 (阪大RCNP)
• 白鳥昂太郎 (RCNP)
• 磯部忠昭 (理研)
• 高橋智則 (RCNP)
• 五十嵐洋一 (KEK IPNS)

実施期間†

2023年4月 - 2025年4月

概要および目的†

素粒子実験で広く使われているSiPMは、小型である特徴を生かしてfine-segmented detectorに利用されるケースが多くみられる。 多チャンネルを読み出すためのASICは鍵となる技術であり、汎用的に利用できるSiPM読み出しASICをKEKが持つ技術を利用して開発し、またそれを搭載する読み出し回路も開発する。 ASICと回路基板をそれぞれ、YAENAMIおよびRAYRAWと呼称する。

本TFでは以下を目標とする

• YAENAMIを評価するためのFPGAファームウェアの開発
• RAYRAW用いたYAENAMIの性能評価
• YAENAMIの改良と量産版の確率

機能・特徴†

YAENAMI†

YAENAMIは8ch入力の波形デジタイザASICである。詳細はユーザーガイドを参照のこと。 現在の最新バージョンはv3である。

• 入力数: 8ch
• バイアス調整DAC
• AMP/Shaper/Discriminator
• 100 MSPS (最大), 10-bit ADC
• ディスクりミネータの個別出力
• SPIによるレジスタ制御

RAYRAW v1†

RAYRAWはYAENAMI ASICを4つ搭載した汎用MPPC読み出し回路である。 本TFで開発したFPGAファームウェアは外部トリガー入力型であり、連続読み出しではない。 トリガー入力があるとFPGA内部のバッファをさかのぼり、設定した時間窓内の波形データをPCへ送信する。 通信にはSiTCPを採用しており、GbEでデータ送信とレジスタ設定を行う。

詳細はユーザーガイドを参照のこと。

図・写真等†

リソース†

• User guide
• FPGA firmware
• rayraw-soft
• rayraw-control

成果報告†

発表論文リスト†

学会・会議発表†

関連リンク†

共同研究者†

関連する研究課題†

編集履歴†

V1 2025.4.24 本多良太郎