Gate-Noise Study 2006Oct23

data directory: /home/2/yohei/work/NTPC/data/2006Oct23/

run trigger shield potential comment result
1 clock 1MΩ no
2 clock 1MΩ 1MΩ
3 clock 1MΩ 1MΩ
4 clock 1MΩ 1MΩ
5 clock 1MΩ 1MΩ
6 clock 33kΩ 1MΩ
7 clock direct 33kΩ
8 clock 15kΩ 33kΩ
9 clock 500Ω 500Ω
10 clock 500Ω 500Ω
11 clock 2.2kΩ 500Ω
12 clock 2,2kΩ 500Ω
13 clock 3.6kΩ 500Ω
14 clock 3.6kΩ 100Ω
15 clock Ω Ω
16 Ω Ω pedestal run for CR
17 CR Ω Ω
18 CR Ω Ω sense 1.58kV
19 CR 3.6kΩ 100Ω sense 1.60kV
20 CR 3.6kΩ 100Ω sense 1.62kV support下 ならない
21 CR 1MΩ 1MΩ sense 1.62kV support下 なる!
22 CR 1MΩ 100Ω sense 1.62kV support下ならない open-close noiseなし
23 clock 1MΩ 100Ω trig delay 4us
24 clock 1MΩ 100Ω trig delay なし OPTIMUM
25 clock 1MΩ 100Ω gate回路ケーブル抵抗150Ω(300Ω並列) pulseきたない
26 clock 1MΩ 50Ω gate回路ケーブル抵抗300Ω(もとに戻した) pulseきたない
27 clock 1MΩ 100Ω gate前TTL delayを少しかえた
28 skipped
29 clock 1MΩ 100Ω gate前TTL delayもとにもどす
30 clock 1MΩ 100Ω TTLdelay gate+: 6ns -> 2ns
31 clock 1MΩ 100Ω TTLdelay gate+: 2ns -> 0ns
32 clock 1MΩ 100Ω TTLdelay gate+: 6ns sense 1.62kV->1.60kV
33 CR 1MΩ 100Ω TTLdelay gate+: 6ns sense 1.60kV trig delay忘れた
34 CR 1MΩ 100Ω TTLdelay gate+: 6ns sense 1.60kV trig delay 4usec support下padならない&anode wave formにopen-close noiseなし


gate回路の供給電圧
gate+ = 12.0V
gate- = 1.97V
Last modified: Wed Oct 25 12:29:06 JST 2006