http://www.rcnp.osaka-u.ac.jp/~hidetomo/Trig/e313.html
13ch NPOL request
14ch NPOL accept( GR&LAS COIN + Single Sampling 取り込み時)
15ch 2-COIN reject(NPOL no hit)
>triple COIN Trigger 回路時 GR&LAS COIN、NPOL なし
16ch 2-COIN accept(NPOL hit)
>triple COIN Trigger 回路時 GR&LAS&NPOL COIN
FCET ダウンロード込み vmegr> 3377init_gr_e247 vmelas> 3377init_las_e247 3377 のみ vmegr> init3377_gr_e247 vmelas> init3377_las_e247
FCET ダウンロード込み vmegr> 3377init_gr vmelas> 3377init_las 3377 のみ vmegr> init3377_gr vmelas> init3377_las_uv
vmegr> ferainit_gr vmegr> ferainit_las
vmelas> triginit_las
http://www.rcnp.osaka-u.ac.jp/~hidetomo/Trig/e247.html#基本/home/hidetomo/dec_hide/RCNP/FPGA/Manuals/Maintrig/glc_memo E247(NPOL+LAS) Trigger 回路メモ GLC(GR + LAS + another(ex.decay) event) 0) 序 Trigger 条件は (GR FP)&(LAS FP) COIN 、 または、GR Single の Sampling と LAS Single の Sampling を取れます。また、取得イベントについて NPOL のデータを取りますが、 GR FP がトリガー回路に入って約100ns後から約880ns後の間に NPOL Signal は、 NPOL 自身のタイミング決まったゲートでのADC, TDCデータを取得します。 GR FP と LAS FP の Coincidence Gate は、GR FP を起点に約1usecです。 （COIN Gate の長さ可変) データは、以下の５系統。（: Gate の Timing） (a)GR FERA(FERET) : GR FP Timing (b)GR 3377 : GR FP Timing (c)NPOL FERA(FERET): NPOL Timing (d)LAS FERA(FERET) : LAS FP Timing (e)LAS 3377 : LAS FP Timing (c)について、ハード的にはLeCroy Mem の４系統目のを使用しています。 WSO(B),WAI(B)のタグがあるケーブルを NPOL の FERA Drv.の WSO、WAIへ 接続しています。 Single等対応するシグナルがない場合は、ダミーシグナルで空（もしくはゴミ） データを流すようにしてます。（event 合わせのため） (c)は、GR Timing 、LAS FP Timing に変更することもできます。 I) 設定基本ファイル E247は特殊なものが多いのでこのページのトップ付近のシェルスクリプトを使うの が間違いが少ないと思われる。 I-1) Main Trigger a) module の初期化 frc03> triginit この後、 7（GR+LAS+SSD）を選択してください。 この初期設定で ＋FERA １系統用の初期化がされています。 II)Trigger 条件変更 GR Single Sampling, LAS Single Sampling, coincidence width を変えること ができます。（(III)参照)） II-1）標準設定（通常のデータ取得モード） Trigger 条件: GR&LAS COIN + GR Single Sampling + LAS Single Sampling defaults では、Single Sampling は全捨て。 II-2）CAMAC functionによる設定変更のみ 標準設定に戻すときなど。 frc03> glc_std_e247 II-3) NPOL のデータを全く取らない時 NPOLのケーブルが繋がっていてもいなくても、NPOL のデータを取得しないモード です。 （流れるデータは、0）の(a),(b),(d),(e)の４系統のみ。） Trigger 条件: defaults では、GR&LAS COIN frc03> glc_p2p_e247 これを標準設定に戻すには frc03> glc_std_e247 を行ってください。 （注意） triginit で 6. GR+LAS を選択しても同様のデータが得られますが、ダウンロー ドファイルが違うため gate の Timing が若干異ります。また、scaler output の order も異ります。同じ実験であれば、glc_p2p* で取得することをお勧めしま す。 II-4）Triple Coincidence GR + LAS + NPOL の３つがあるゲート内で同時に起こることがトリガー条件とな るトリガー回路も用意しています。 切り替えは、 frc03> glc_tri_e247 （これはダウンロード込みになります。） これをトリガー条件は GR+LAS で NPOL も取り込むe247標準に戻すときは、ダウ ンロード込みの frc03> glc_load_e247 で戻ります。 III) trigcheck DAQ の設定が済んでいれば、 kasuga1> trigcheck で、trigger 条件 確認出来ます。データ取得中は使用できません。 定義されたコマンド以外を使う場合は III-4) を読んでください。 < III-1) 標準設定（通常のデータ取得モード）の場合の返り値 ===== G) GR single sampling rate [0]. L) LAS single sampling rate [0]. 2) 2nd level sampling rate [0]. C) Coincidence gate width [39] ~= 25x(39+2) nsec. p) Trigger pattern 1 2 3 4 5 (plane) 1 1 1 1 1 (1:on 2:off) III-2) LAS Single 全取りの場合の返り値 ===== G) GR single sampling rate [0]. L) LAS single sampling rate [1]. 2) 2nd level sampling rate [0]. C) Coincidence gate width [39] ~= 25x(39+2) nsec. p) Trigger pattern 1 2 3 4 5 (plane) 1 1 1 1 1 (1:on 2:off) IV) Busy について SSD FERA系については、"Rear LAS C OUT"とテプラの張ってある ECL-NIM に以下 の Output(1から始まります)があります。 便宜上、3351と記した方がこの場合使っている FERA系 です。 1ch目 SSD FERE2 GAte Input (Not used) 2ch目 SSD FERE2 FCET Trigger (Not used) 3ch目 SSD FERE2 Fast Clear (Not used) 4ch目 SSD OR 5ch目 SSD Single event(for test) 6ch目 SSD event(for IPR ch#7) 7ch目 GR FP & SSD COIN event 8ch目 SSD 3351 Fast Clear Delay Gate * 9ch目 SSD 3351 GAte Input *10ch目 SSD 3351 FCET Trigger 11ch目 SSD 3351 Fast Clear 13ch目 SSD FERE2 Busy (Not used) *15ch目 SSD 3351 Busy *16ch目 (SSD FERE2 Busy) OR (SSD 3351 Busy) となっています。トラブルの際は*のチャンネルの信号などを確認して下さい。 （補足） １：このモジュールは、GR台車パネルからみて右から２つ目のラックの上から３ つ目の NIM クレートの左から３ステーション目（右隣に"RearGR D OUT"がある）
V) 変更できるTrigger条件について(trigsetupの中身) V-1) Main Trigger a) glc で変更できるもの(*がtrigsetup内にあるもの) *(A)GR single sampling :nfa 14 16 1 K *(B)LAS single sampling :nfa 14 16 2 M *(C)2nd level sampling :nfa 15 16 1 N (D)coincidence delay :nfa 14 17 0 I *(E)coincidence gate :nfa 14 17 1 J 3. 変更（CAMAC Fanction） (A)NPOL single sampling frc03> nfa 14 16 1 K （読みだし : frc03> nfa 14 0 1 ） K : NPOL-Single Event Sampling 1/K (K < 2^16) 全取り込み : K = 1 1/K 間引き : K 全捨て : K = 0 (B)LAS single sampling frc03> nfa 14 16 2 M （読みだし : frc03> nfa 14 0 2 ） M : LAS-Single Event Sampling 1/M (M < 2^16) 全取り込み : M = 1 1/M 間引き : M 全捨て : M = 0 (C)2nd level sampling frc03> nfa 15 16 1 N （読みだし : frc03> nfa 15 0 1 ） N : 2nd level Event Sampling 1/N (N < 2^16) 全取り込み : N = 1 1/N 間引き : N 全2nd level : N = 0 (E)coincidence gate (J < 2^6 or 2^8) （注）coincidence gate and delay GR FP : -----+ +------------------------ |_| COIN gate : -----+ +------- |______________________| : : : :<--coincidence gate-->: frc03> nfa 14 17 1 J （読みだし frc03> nfa 14 1 1 ） これで、（確実にCoinの取れるgateは）約 25 x (J + 2) ns の幅で開きます。たとえば、 frc03> nfa 14 17 1 38 なら、gate 幅は、約1.0 micro sec です。 立ち上がりは25 ns の幅でジッターするので、立ち上がり付近では COINしたり、しなかったりするtimingのものがある。
UNIX netscapeでは、正しく表示できてません。